2025.10.12 11:20
デュアルポートRAMインターフェース
・MAX10で内蔵RAMを使ってみるかと検索していてAlteraのブロックRAMのドキュメントらしきもの・・・
Internal Memory (RAM and ROM) User Guideを見つけたのだけど、開いてみると
を付けたのだけど、Max IIはあるけどMAX10はない。ドキュメントの日付が2014年か。古いな。
・こっちかなと見つけたのが
MAX 10 エンベデッド・メモリー・ユーザーガイド・なんだかよくわからないので、結局一番の近道はこれか・・・ということで、Quartusを起動してTool=>IPCatalogでRAM:2-PORTを選んでみる。なるほど、アドレスは同期化されていて、Read Enable（ren)の有無は選択可能、Q出力は同期するか否かも選択できるのか。インターフェースとしては単純だな。
2025.10.12 20:49
MAX10はどのくらい頑張れるのかな
・一息つきながらそういえばボチボチ帳簿入力しなくてはと思い出す。
・FPGAの中身やらテストベンチの記述をしていてだいぶこの環境にも慣れてきたな。さて、それじゃ今度は外部デバイスとの同期通信部分を書いてやろうかなと思ったのだけど、この部分はクロックを外部デバイスを生成する。どのくらいかなと思ってデータシートを見たら60MHz程度ある。
・当然FPGA側の内部クロックとは同期していないからセオリーとしてはダブルラッチでクロック同期化が必要だろうけど、4倍サンプリングでも240MHzか。
、そういえば内部クロックってどのくらいかなと思ったら400MHzくらいまでは頑張れそうだけど、実際にロジック組んだらどのくらい頑張れるのかな。
・とりあえず書くだけ書いて合成かけてみるしかないな。だめなら別の手を考えよう。
