イゼルローン日誌

・なんだか５月はいろいろな予定がぶっこまれてくる。なんでこうあれもこれもと集中するのかな
・というところで、以前書いたSystemVerilogのソースコードを読みながらコメントの追加やらちょっと言い方が違うかなというあたりを修正したり。
・そんなことをしていたら、そういえばVerilator使ってたなということで、記憶の再発掘
・シンプルにまとめたら
　Verilator -Wall --trace --binary testbench.sv dut.sv -o ../test
とかやると、testというファイルができるので、これを実行すれば.vcdファイルができる
　Verilator -Wall --lint-only dut.sv
　などとすれば、文法チェック（lint）になる。

---