イゼルローン日誌

・Verilog本体とテストベンチのリハビリ的記述を繰り返している。
・なんとなく思ったような動きをしないなと思っていたらテストベンチが間違っていたり、ついクロック同期で１クロック遅れるのを忘れていて頭をかいていたり。
・信号名も数多いから自分ルールを決めておかないとえらいことになるな、やっぱり。
・まぁ、そんなことをやっていてやっと頭がVerilogになってきたな。

---

・というところで、７月に起きた某所の自動消火設備の誤作動で泡消火剤のPFOSが漏れ出したのは対策がなかなか進まないらしい。
・この影響でどうやらこの炎天下で坂道アップ＆ダウンを毎回２回繰り返さないといけなくなるようだ。
・少々憂鬱だけど、相手がPFOSということならそのくらい厳重に対応してもらうしかない。

---

・なんとなくRobloxのゲームをあれこれと。
・派生物がたくさんあるThe Backroomsをお試し。なんとも言えない孤独感。
・とりあえずあまり真剣に引きずり戻されることはなくて先に進めていたけど、ゲームのセーブや再開ができなくて、別画面を開いていると勝手に終わってしまってまた最初からという具合。これは厳しい。

---

・室外機の日除けにレンジガードとして売っていたアルミ板を置いたのだけど、飛び出したところがだんだん曲がってきた。
・仕方ないので、２枚入りのもう一枚を折りたたんだ状態で下に挟み込み。ちょっと折り曲げたり磁石の位置を変えてみたりとしてどうにか良さそうなポジション。日が当たるとかなり眩しい。
・やはりこのアルミを敷いてからエアコンの効きが少し良くなってきたような気もするな。

---

・ちょっとした工作などをやっていて、バリ取りなどふくめてちょっと削ったりするのに電気ドリルでは回転数が足りないなぁということで、なんとなく昔から気になっていたリューターをポチッとした。
・充電式のものが多いけど、使用頻度が高くない身としては充電式はバッテリの劣化で悲しい運命が待ち受けているのは見えているしということで、AC接続タイプ。そして、口コミなどを見ていても「静か」ということで、それなら良いのかなとBOSHさんのドレメルFINOとかいうものにした。
・今まで使ったことのない工具だけど、細かいものを削る、磨く、切るなどいろいろ使えそうではある。さて、この不器用さでも使えるかな。
・自分で書いたブロック図を眺めながらVerilogを書き始めてみる。やっとVerilogも慣れてきたという感じでサラサラと書いていけるな。まぁforとか気の利いたものは使わないからというのもあるけど。

---

・いろいろ思いながら、FPGAの中身のブロック図を考えている。まぁ難しくはないのだけど、書きやすいようにというか、テストベンチを書いてテストしやすいように分割していったほうが良いかな。
・なんとなく高校生位の質問系なサイトを眺めている。数学やら電気関係なども含めてちょこまかと質問があるようだけど、そうか、そういうところで引っかかるのかと。
・そのあたりちょっと検索すれば懇切丁寧サイトがあると思うのだけど、スマホの達人だらけのような世代でもそうした調べものというか、検索すらやらなくなっているのかな。

---

・ちょっとFPGA絡みで仕様整理を始める。まぁ、とりあえず基本的な構造はイメージできた。このあたりはそれほど難しくはないかなと思うけど、一応テスト環境にも配慮しないといけないだろうな。普通のプログラムもそうだけど、本線よりもそういう側道のほうが作るのに手間がかかるのだよね。
・世界最大とか言う触れ込みで中国ご自慢の建設中の高速鉄道用の橋が崩壊したらしい。今のところ聞こえてくる範囲だと吊っているワイヤーの破断だとか。重量がかかるところだけにほんの僅かな傷があったりバランスが崩れたりするとであっという間に破断が進むのかな。
・そういえばついこの前も別のところで吊橋のワイヤーが切れて観光客が・・・とかいうニュースもあったっけ。

---

・昨晩からお久しぶりのQuartusの復習モード。
・以前も書いたけど、XilinxがUIをコロコロ変えてしまっているのに対して、Quartusは2016年の書籍の頃から基本的な変更が無く、しかも「とりあえず動かす」までが簡単なのは嬉しいところ。
　1)プロジェクト作成
　2)デバイス指定
　3)ファイル=>新規でVerilog指定してソースコード作成
　4)Analysis & Synthesisで仮コンパイル
　5)Assignments=>Pin Plannerでピンの指定
　6)Compile Designでビルド
　7)Program Deviceで書き込み
というだけでとりあえずいける。細かい調整をやりたければどうぞというところか。
・これでLEDの点滅コードをザッと書いて、論理シミュレーション。これはいつものIcarusVerilogにgtkwaveでいける。
・問題なく動いているようなので、書き込んでみたらちゃんと動いた。
・そんなところで、なんとなく「こんなものをVerilogで書ける？」とGeminiに投げてみたらあっさりとサンプルコードを吐いてきた。ざっと読んでみるとまぁそんなものかという感じ。
・さらにちょっと調子に乗って「C言語風の文法で、Verilogへの変換を前提とした言語からVerilogへの変換プログラムって作れる？」と尋ねてみたら「できるんじゃね？」的な反応。
・要はVerilogにCの皮を被せようっていうだけのことだけど、生成AIお遊びネタとしては悪くないかな。

---

・Robloxの中でたくさんある8番出口の一つをお試し。結構手間取ったけどなんとかクリア。なるほど、こうやれば良いのか。
・以前環境整備したIntel（Altera)な環境を立ち上げ。とりあえずQuartusが起動した。
・これでちょっとソースコードを見てみるかとファイルを右クリックでVimを指定したけど起動しない。
・なかなかうまくいかない。改めてSynapticパッケージマネージャで眺めると"vimｰ"の後ろにあれこれついたものがいろいろある。
・どうやらGUIベースのものは別だったようで、とりあえずvim-gtkというのをお試ししてみる。
・一応動いたのだけど、":sh"でシェルを起動してみると、BackSpaceキーなどの挙動がおかしい。変な文字がでてしまったり、"b"が出てきたりという感じ。
・いろいろやってみると、gnome-terminalからvimを起動したときは問題ない。なんとも不思議だけど、とりあえず、:terminalすれば大丈夫だから良しとしよう。
・こんな感じでなんとなく普通なGUIエディタっぽい雰囲気は悪くないし。

---

・依頼されていた基板の発注。
・さて、ぼちぼちとFPGA関係の案件が動き出しそうな感じ。
・Alteraさんを使うことになるようなので、久しぶりにLinuxなAltera環境を立ち上げるかな。
・ウクライナの健闘を祈るというところで、とりあえず、
　Mr Trump, how many times do you have to be deceived before you wake up?
　ということだけ書いておこうかな。

---